昭61-30669 ⑩ 公 開 特 許 公 報 (A)

⑤Int Cl.⁴ ′

識別記号

庁内整理番号

匈公開 昭和61年(1986)2月12日

C 23 C 14/56 G 11 B 5/85

7537-4K 7314-5D

審査請求 未請求 発明の数 1 (全4頁)

∞発明の名称 金属薄膜の製造方法

> 創特 願 昭59-152172

@出 昭59(1984)7月24日 願

杉 \mathbf{H} 龍 ②発 明 者 義 79発 明 者 本 \blacksquare 和 宏 @発 明 者 西 \mathbf{H} 明 者 間 清 和 79発 東

門真市大字門真1006番地 松下電器產業株式会社内 門真市大字門真1006番地 門真市大字門真1006番地

門真市大字門真1006番地 松下電器產業株式会社内 松下電器産業株式会社内 松下電器産業株式会社内

門真市大字門真1006番地

願 松下電器産業株式会社 ⑪出 人 恒司 倒代 玾 人 弁理士 星野

> 睭 細

1. 発明の名称

金属薄膜の製造方法

2. 特許請求の範囲

円筒状キャンの円周面に沿って走行する長尺高 分子基板上に、直接に、あるいはすでに下地とし て形成された金属薄膜を介して、真空蒸着法によ って金属薄膜を形成する金属薄膜の製造方法にお いて、円筒状キャンと高分子基板上に形成された 金属薄膜、あるいは高分子基板上に下地として形 成された金属薄膜との間に、直列に接続された抵 抗体を介して電圧を印加することを特徴とする金 属薄膜の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は高分子基板上に金属薄膜を形成する製 造方法に関し、更に具体的に述べれば、真空蒸着 法によって長尺の高分子基板上に連続的に金属蒸 着を行う金属薄膜の製造方法に関するものである。 (従来例の構成とその問題点)

真空蒸着法によって、長尺の高分子基板上に連 続的に金属薄膜を形成する製造方法について、第 1 図により説明する。同図において、高分子基板 1は、供給リール2より供給され、円筒状のキャ ン 3 の円周面に沿って矢印の方向に走行する間に、 蒸発源4から蒸発して金属がその表面に蒸着して 金属薄膜が形成されたのち、巻取りリール5に巻 き取られる。

このよりな真空蒸着装置によって高分子基板上 に金属薄膜を形成する場合、金属薄膜の厚さが数 100 %以下のときは安定した薄膜が形成される が、薄膜の厚さが数100%を超える金属薄膜を、 1 秒間に数 1 0 0 Å以上の膜堆積速度で形成する 場合には、蒸発源4からの輻射熱や蒸着原子の凝 縮熱等によって、高分子基板1に熱変形や熱分解 が起るため安定して薄膜が形成されないととにな

第2回は、薄膜の厚さが数100分を超える金 属 薄膜を、1秒間に数100 Å以上の膜堆積速度

(2)

で形成する真空蒸着装置で、高分子基板1の表面 に形成された金属薄膜に接するようにバイアスローラ6が設けられているほかは、第1図と同様で ある。

バイアスローラ 6 と接地電位との間に電源 7 を 挿入し、同時にキャン 3 を接地電位に接続すると、 キャン 3 の円周而に沿って走る高分子基板 1 上に 金属薄膜が形成されると同時に、形成された金属 薄膜とキャン 3 との間に静電気による引力が発生 し、高分子基板 1 がキャン 3 の円周面上に張り付 くとになる。高分子基板 1 がキャン 3 の報射熱や 蒸着原子の凝縮熱はキャン 3 に効率よく拡散する ため高分子基板 1 の熱変形や熱分解は発生しない ことになる。

バイアスローラ 6 に印加する電源 7 の電圧を 3 0 0 V とし、厚さ 5 0 μm 程度の高分子基板 1 に、 膜厚 3 0 0 0 Å のコバルト・クロム合金膜を 1 秒間に 1 μm の膜堆積速度で形成する場合、安定 して薄膜が形成されたが、厚さ 1 0 μm の高分子

(3)

本発明は上記の欠点を解消するもので、高分子基板に熱変形や熱分解などの熱的損傷も、高分子基板上に形成された金属薄膜に放電痕も共に生ぜずに、真空蒸着法により長尺高分子基板上に連続的に蒸着せしめる金属薄膜の製造方法を提供しようとするものである。

(発明の構成)

基板1の場合には、電源7の電圧を50 V以上にすると、バイアスローラ6とキャン3との間で放電現象が起り、金属薄膜に放電痕が残り、50 V未満にすると、高分子基板1のキャン3への張り付きが不充分となって、基板が熱的損傷を受けた。

放電現象が起る原因は、薄い高分子基板では、 製造時に生ずる厚さのばらつきによって、部分的 に極めて薄い個所や、甚しい場合にはピンホール が発生することがあり、このようにピンホールの ある高分子基板1が使われると、基板上に形成さ れた金属薄膜とキャン3との間で短絡が生ずることによる。あるいは、キャン3の円周面に微細な とによる。あると、この部分の電界強度が極めて強く なるために、高分子基板1が絶縁破壊を起こし放 電が生ずる。

以上説明したように、高分子基板の厚さが薄く 10μm 程度の場合には、高分子基板が熱的損傷 を受けるか、あるいは金属薄膜に放電痕が発生す るという問題点があった。

(発明の目的)

(4)

(実施例の説明)

本発明の実施例を第3図により説明する。同図は本発明による金属薄膜蒸着装置で、バイアスローラ6とこれに印加する電源7との間に直列に抵抗体8を接続したほかは第2図と同様である。

第3図では、抵抗体8は電源7とバイアスローラ6との間に直列に接続されているが、抵抗体8の接続位置は、電源7と接地電位との間でもよく、両方であってもよい。また、電源7の極性は第3図と逆でもよく、交流電源であってもよい。

このような装置を使うことにより、厚さ10μm の高分子基板1の上に膜厚3000 Åのコベルトークロム合金膜を1秒間に1μm の膜堆積速度で金属薄膜を形成したときに、電源7の電圧を50V 以上にした結果、基板の熱的損傷も金属薄膜の放電痕も共に発生せずに、金属薄膜が形成された。

との場合、抵抗体 8 の抵抗値は、真空蒸着装置 各部の寸法、電源 7 の電圧値、金属薄膜の電気抵 抗値等を考慮して決定する必要があるが、諸種の 実験を重ねた結果、上記の例では 1 0 Ωから 400

(6)

Ωの範囲が適していた。

本発明の第2の具体例は、厚さ9μm のポリアミド系高分子基板1上に、膜厚3000歳のニッケル・鉄合金膜を1秒間に8000歳の膜堆積速度で金属薄膜を形成したとき、電源7の電圧を80V、抵抗体8の抵抗値を60Ωにした結果、基板の熱的損傷も金属薄膜の放電痕も共に発生せずに、金属薄膜が形成された。ちなみに、このときの円筒状キャン3の直径は50cmであった。

第2図に示した従来の装置を使用した場合には、 金属薄膜に多数の放電痕が生じ、放電を防ぐため に電源7の電圧を0まで下げると、ポリアミド系 高分子基板は熱分解を生じた。

本発明による第3の具体例は、膜厚3000点のニッケルー鉄合金膜が下地として形成されている厚さ9μm のポリアミド系高分子基板1上に、膜厚2000点のコベルトークロム合金膜を1秒間に1μm の膜堆積速度で重ねて金属薄膜を形成したときに、電源7の電圧を160V、抵抗体8の抵抗値を80Ωとして金属薄膜を形成した結果、基

イアスローラ、 7 … 電源、 8 … 抵抗体。

. (7)

特許出願人 松下電器產業株式会社 代理 人 星 野 恒 神聖報 板の熱的損傷も金属薄膜の放電痕も共に発生せず に、金属薄膜が形成された。

以上説明したように、本発明によって放電現象の防止に顕著な効果が現われるのは、円筒状キャンの円周面に存在する微細な突起部の電界強度が極めて強くなった場合に、基板に絶縁破壊が起こりそうになっても、抵抗体 8 の働きによって大電流が流れないために放電が発生せず、従って、放電痕が生じないものと推定される。

(発明の効果)


以上説明したように本発明によれば、高分子基板上に、基板の熱的損傷も金属薄膜の放電痕も共に発生しない安定した金属薄膜の製造方法を得ることができる。

4. 図面の簡単な説明


第1図及び第2図は従来の真空蒸着薄膜の製造 装置の主要部の構成図、第3図は本発明による真 空蒸着薄膜の製造装置の主要部の構成図である。

1 … 高分子基板、 2 … 供給リール、 3 … 円筒状 キャン、 4 … 蒸発源、 5 … 巻取りリール、 6 … バ (8)

第1図



第 3 図



特許法第17条の2の規定による補正の掲載

平3.5.30発行 昭和 59 年特許願第 i52172 号 (特別昭 61-30669 号, 昭和 61 年 2 月 12 日 発行 公開特許公報 61-307 号掲載) については特許法第17条の2の規定による補正があったので下記のとおり掲載する。 3 (4)

Int. Cl. 5	識別記号	庁内整理番号
C 2 3 C 1 4 / 5 6 G I I B 5 / 8 5		9 0 4 6 - 4 K 7 1 7 7 - 5 D
·		

- (1) 明細書第2頁第7行、「蒸発して金属がその表面に蒸着して」を、「蒸発した金属がその表面に付着して」と訂正する。
- (2) 同第 2 頁第 8 行、「形成されたのち」を、 「形成され、その後に」と訂正する。
- (3) 同第7頁第2行、「具体例は」を、「具体例として」と訂正する。
- (4) 同第7頁第5行、「金属薄膜を」を削除する。
- (5) 同第7頁第5行、「形成したとき」を、 「形成した。このとき」と訂正する。
- (6) 同第7頁第12行、「0」を「0V」と訂正する。
- (7) 同第7頁第14行、「本発明による第3の 具体例は、」を「次に本発明による第3の具体例 を説明する。」と訂正する。
- (8) 同第7頁第18,19行、「重ねて金属薄膜 を形成したときに」を、「重ねて形成した。この ときに、」と訂正する。
 - (9) 同第7頁末行、「て金属薄膜を形成し」

平成 3. 5.30 発行

手統補正 當(自発)

平成 3 年 2 月 5 日

特許庁長官 植 松 匍

1. 事件の表示 特顧昭 59-152172 号

2. 発明の名称 金属薄膜の製造方法

3. 補正をする者

事件との関係 特許出願人

住 所 大阪府門真市大字門真1006番地

名 称 (582) 松下電器産業株式会社

代表者 谷井昭雄

4. 代 理 人

住 所 東京都港区西新橋 3 丁目 3 番 3 号

ペリカンピル 6階

氏 名 (6641) 弁理士 星 野 恒 司 🖟

電話 03 (3431) 8111 番 (代表)

5. 補正により増加する発明の数 0

6. 補 正 の 対 象 明細書の発明の詳細な説明の欄

7. 補正の内容

(3.8.2)

を削除する。

以 上

THIS PAGE BLANK (USPTO)

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-030669

(43) Date of publication of application: 12.02.1986

(51)Int.Cl.

C23C 14/56 G11B 5/85

(21)Application number: 59-152172

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

24.07.1984

(72)Inventor: SUGITA RYUJI


HONDA KAZUYOSHI NISHIDA HIROSHI TOUMA KIYOKAZU

(54) PRODUCTION OF THIN METALLIC FILM

(57)Abstract:

PURPOSE: To prevent the generation of thermal injuries and discharge traces on a long- sized high-polymer substrate by interposing resistance between the substrate and a cylindrical can and impressing a bias voltage between the same in the stage of forming the thin metallic film by vacuum deposition on the surface of the substrate while running the substrate along the inside circumferential surface of the cylindrical can.

CONSTITUTION: The polyamide high-polymer substrate 1 is uncoiled from a feed reel 2 and is taken up on a take-up reel 5 along the outside circumferential surface of the cylindrical can 3. The metal evaporating from a vapor source 4 during this time is deposited by evaporation on the surface of the substrate 1. The bias voltage is impressed between the metallic layer deposited by evaporation on the substrate 1 and the can 5 from a DC power source 7 by a bias roller 6 so that the substrate 1 is adhered tightly to the surface of the can 3 by the attraction of the static electricity generated by said voltage. If the substrate 1 is as thin as about $10\mu m$ in this case, the substrate is injured by thermal deformation or thermal decomposition and has the traces formed



by discharge. The quantity of electric current is limited by interposing $10W400\Omega$ resistor 8 between the electric power source 7 and the roller 6 to prevent such discharge, by which the generation of the thermal injuries and discharge traces is prevented.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

THIS PAGE BLANK (USPTO)